Разработать шлюз интерфейса Wishbone -> QSPI на VHDL

3 000 руб. за проект
28 ноября 2021, 19:25 • 1 отклик • 15 просмотров
Разработать шлюз интерфейса Wishbone => QSPI (интерфейс с памятью MRAM, адресация 24 бита).
Настройка ширины шины QSPI через управляющие регистры в составе шлюза. Отработка команд READ, WRITE, Read ID.
VHDL модель MRAM: https://www.everspin.com/supportdocs/MR25H256ACDF?npath=259