
Разработчик на ПЛИС, основной вендор - Xilinx, немного Altera. Основное ПО - ISE, Vivado, Modelsim. Язык - VHDL, в меньшей степени Verilog. Основная область разработки - высокоскоростная обработка данных, кодеры/декодеры информации. Опыт работы более 10 лет.