
3 года работаю в компании, разрабатывающий радио-локационное оборудование. Основная деятельность разработка RTL-design'а для FPGA (ПЛИС) на verilog. Имею опыт работы с цифровой обработкой сигналов (ЦОС - DSP). Моделирование сигналов осуществлял в MATLAB и на python. Реализовывал в ПЛИС. Также имею опыт разработки под микроконтроллеры (MCU) на C.