Verilog, SystemVerilog

Разработчик встраиваемых систем на FPGA с опытом работы 2+ лет в сфере аудио и видео обработки данных с применением алгоритмов машинного обучения. Навыки: - Опыт работы с FPGA от производителей Xilinx, Intel (Altera) и Lattice Semiconductor; - Опыт в реализации высокоуровневого синтеза с использованием Vivado HLS; - Опыт работы с аудио и видео потоком данных. Знание и опыт работы с интерфейсами I2S, MIPI CSI. - Опыт работы и разработки интерфейсов для передачи данных SPI, UART, I2C,...

Образование: РТУ МИРЭА - "Прикладная математика и информатика" - бакалавриат (2018 г., с отличием), магистратура (2020 г., с отличием) Опыт работы: Более трёх лет. Разрабатываю проекты на Verilog/SystemVerilog. Имею опыт и навыки работы с ПЛИС фирмы Intel (бывш. Altera), Xilinx, имеются отладочные платы для проверки работоспособности проекта в железе. Помимо этого, владею инструментами симуляции проектов (симуляторы САПР Quartus, Vivado, инструмент Modelsim). Наконец, имею опыт создания...

Хобби: изучение МК STM32 и NRF52, проектирование печатных плат, изучение ПЛИС и SystemVerilog, моделирование физических процессов в МКЭ среде Comsol Multiphysics. Изучение процессов грамотной разработки и производства электроники. Следую всегда всем изученным правилам проектирования схем и плат. Доступно объясняю другим то что знаю, люблю попреподавать. Не люблю бессистемность и отсутствие логики в работе. Хожу на семинары и встречи по теме электроники, если там есть что-то стоящее.

Разработка схем (аналоговые, цифровые), моделирование в программах MicroCap, LT-Spice, Multisim. Опыт работы с измерительным оборудованием, осциллографы, логические анализаторы, анализаторы спектра. Трассировка печатных плат (САПР Altium Designer, KiCAD, основную работу провожу в этих системах, P-CAD, активно использовал в институте, Mentor PADS 9.5 начальный уровень). Программирование микроконтроллеров AVR (ассемблер, C), STM32 (C, IDE CoCox, начал осваивать недавно, планирую...

Разработка проектов для плис и их верификация (VHDL, Verilog, SystemVerilog).