Образование: РТУ МИРЭА - "Прикладная математика и информатика" - бакалавриат (2018 г., с отличием), магистратура (2020 г., с отличием) Опыт работы: Более трёх лет. Разрабатываю проекты на Verilog/SystemVerilog. Имею опыт и навыки работы с ПЛИС фирмы Intel (бывш. Altera), Xilinx, имеются отладочные платы для проверки работоспособности проекта в железе. Помимо этого, владею инструментами симуляции проектов (симуляторы САПР Quartus, Vivado, инструмент Modelsim). Наконец, имею опыт создания математических моделей в среде MATLAB. Заказы: Уровень выполненных заказов разнится: от студенческих лабораторных работ и курсовых до проектов с применением в реальной технике. Готов рассмотреть любую работу. Цена договорная.