![Avatar r50 a6ce93fe35b158fd29ba0e8681c918c22117160e9586a56eee4ffbc20df9bda1](/assets/default/users/avatar_r50-a6ce93fe35b158fd29ba0e8681c918c22117160e9586a56eee4ffbc20df9bda1.png)
Образование: РТУ МИРЭА - "Прикладная математика и информатика" - бакалавриат (2018 г., с отличием), магистратура (2020 г., с отличием) Опыт работы: Более трёх лет. Разрабатываю проекты на Verilog/SystemVerilog. Имею опыт и навыки работы с ПЛИС фирмы Intel (бывш. Altera), Xilinx, имеются отладочные платы для проверки работоспособности проекта в железе. Помимо этого, владею инструментами симуляции проектов (симуляторы САПР Quartus, Vivado, инструмент Modelsim). Наконец, имею опыт создания...